剛看完GN的影片，小弟我想從另一個角度來聊聊
一般半導體廠是怎麼做FA/RA/解issue的
以下長文，且為了方便理解會忽略許多細節與大量相對不準確用語
各路大神若不吝指教，先萬分感謝~~
依我個人的經驗，當產品出問題時，基本有三條主線要解
1.為什麼會發生，真因(root cause)是什麼
2.如何改善/根除異常，不再產出瑕疵品
3.為什麼瑕疵品會被出貨
第一條主線找真因的部分，Steve說了會委外實驗室來做，但沒特別講怎麼做
這邊非常粗略介紹IC FA其中一種常見的流程
這邊借用IST的圖來一用
https://i.imgur.com/5U4IbsM.png
Step1.電性測試
這邊是要先確認晶片哪組腳位/function是異常的，且是什麼異常
最簡單常見的作法是拿sample測電流電壓的反應曲線(I-V curve)
電測根據結果不同，能很粗略地判斷可能是什麼原因
舉例：電壓通再大電流都躺平是0=>斷路(open)=>可能是開孔分層delam
電壓通大電流增加但不同步=>高阻=>可能是介面層雜質/氧化
沒通電壓卻有電流=>短路(short)=>可能是電遷移
Step2.非破壞檢測
有了第一步的判斷，知道缺陷"可能"長怎樣之後
接下來就是要大範圍(eg. memory controller或是整顆die...XD)尋找可能的故障點
以CPU來說，我看超音波也免了，直接上Xray/3D Xray做定位可能比較快
Step3.前處理
晶片是3D結構，上一步通常只能判斷故障點的2D位置，或是知道很粗略的3D位置
接下來就是要把晶片磨到預定要看的那一層
但如果狀況很複雜，沒辦法判斷缺陷在哪一層，那就會Step3/4之間來回橫跳
Step4.主菜
找到目標點之後就是FIB切下去...前題是有找到就是了
下面是網路上隨便找一張FIB切開的樣子，看看到底長怎樣
https://i.imgur.com/IC2d6H2.png
這時候通常也會搭配XPS看元素成分，阿如果還不夠就請出大神TEM/element mapping
以CPU/SOC來說能走到這一步其實就噴非常*n多錢了
Q跟神山有問題的時候常常是一波爆送30顆樣品去分析，有一兩顆有切中就不錯了
找不到原因回頭切第二波第三波第n波都是非常有可能低
GN送幾顆去如果也能切中真的是祖上積德不然就是I家爛到出汁，隨便切都中
那I家也不要切FIB了，切腹吧
好，假設我們現在知道缺陷長怎樣了
"理論上"就可以下一些手段去做初步的改善
用業界的講法就是D2明確之後就可以下D3然後想D5怎麼下
這個就等GN找實驗室分析的結果或I家自己出來講ㄅ
最後來談可靠度驗證RA(realibility assurance)的部分
這部分是有JEDEC規範的，以我最常接觸的就是HAST系列測試
高溫+高壓+高濕度，還有是否通bias電壓的差別(uHAST vs bHAST)
RA的流程跟參數都是有規範的，例如像下面這樣(一樣借用IST的圖)：
https://i.imgur.com/Gr7f276.png
這樣的業界標準測試不可能不做，也幾乎不可能亂做，
亂做/改RA數據被客戶抓到真的會被告死
但是
推 Windcws9Z: 所以..是QA流程有問題或QC造假數據嗎？ 59.127.190.36 07/21 19:55
與其說QA流程有問題/RA亂做/造假數據/etc...
我更覺得是JEDEC公版測試其實已經越來越不夠用
像上圖中的溫度參數，最嚴苛的是130度，這對一般晶片測試可能已經非常夠用
但對A/I兩家動輒95~100度的工作溫度來說，130度真的還能叫"嚴苛"?
以下是超級不負責任亂猜
1.I家沒有意識到要用更高的標準跑RA，JEDEC pass就pass
2.I家用原本產品規格跑tighten RA，但臨時改規格(eg.頻率)又沒重跑RA，想說hold的住
3.I家Q Lab乖乖過期
4.G桑虎軀一震說給我出，然後準備上法院被電爆
5.掰不下去惹
然後這種RA才看得出來的defect最致命的點在於
一旦RA沒抓到之後大量生產，更不可能回頭做這些測試
生產線的QA就算百百檢也抓不出來
現在I家應該除了內部全力找到原因之外，應該就是努力兜說帖安撫客戶了ㄅ
--