https://tinyurl.com/yb4qq4e3https://tinyurl.com/yb2q3dr6SemiAnalysis和SkyJuice一起分析蘋果最新用上台積5奈米的A14處理器
發現A14處理器的電晶體密度(134MTr/mm2)
只有達到台積5奈米宣稱(171MTr/mm2)的8成左右
過往蘋果處理器的電晶體密度幾乎都會達到理論最高密度的9成以上
以至於7奈米-->5奈米的電晶體密度進步是1.49倍 而非台積宣稱的1.8倍
主因是SRAM的微縮比起logic的程度小了很多
7奈米-->5奈米在SRAM的微縮比是1.35倍
5奈米-->3奈米更只會剩下1.2倍
SemiWiki說近來CPU.GPU傾向使用越多的cache來增進性能
所以整體微縮比將會越來越受到SRAM微縮的限制
引入更複雜.更有效率的SRAM是一個解
或者要引入新世代的記憶體:NRAM, FeRAM, MRAM
否則製程紅利將會越來越小
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.169.102.250 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1608765958.A.258.htmlhcwang11261樓這沒辦法 就看規劃多少的快取 記憶體ㄧ直最占面積 12/24 08:27
→ hcwang11262樓不過你反著看 也就是可以用最少面積完成其他邏輯 剩 12/24 08:30
→ hcwang11263樓下就可以放記憶體 設計上的優先順序 12/24 08:30
→ hcwang11264樓簡單說 有錢人才能幹的奢華事 gate count不足的只能 12/24 08:31
→ hcwang11265樓乾瞪眼 12/24 08:31
→ kuma6602246樓邏輯變小 就能塞更多快取提升性能 12/24 08:34
→ kuma6602247樓達成以前辦不到的高性能 12/24 08:34
oopFoo8樓M1的L2這麼大就是更有效率的SRAM啊。不過chiplet 12/24 08:35
→ oopFoo9樓才是以後的方向，如何stack不同製程ic在一起是關鍵 12/24 08:36
→ kuma66022410樓更難縮小是i/o 但邏輯縮小讓快取更大後 12/24 08:41
→ kuma66022411樓就能選擇不增加外部i/o頻寬規模 12/24 08:41
→ kuma66022412樓想AMD用龐大IF cache，不增加外部寬度 12/24 08:41
→ kuma66022413樓下代各家嵌入記憶體也已經試產狀態 12/24 08:42
→ kuma66022414樓eMRAM/eRRAM之類在等待普及時機 12/24 08:42
hcwang112615樓Chiplets 設計的優點就是可用較低的成本作出高性能 12/24 08:44
→ hcwang112616樓的計算單元 缺點就是延遲 不過我覺得HPC沒差 你外面 12/24 08:44
→ hcwang112617樓網路速度就那樣了 12/24 08:44
→ kuma66022418樓STT-MRAM可微縮密度遠比SRAM高 12/24 08:45
→ kuma66022419樓chiplet不是解決密度問題 而是迴避問題 12/24 08:45
→ kuma66022420樓真正趨勢是新型態嵌入記憶體+chiplet 12/24 08:46
→ kuma66022421樓製程微縮化仍會繼續下去很多年 12/24 08:47
ericinttu22樓紅利不是這樣看得八 有其他製程競爭對手嘛 12/24 09:12
mmonkeyboyy23樓STTRAM那有高啦= =" 還是要擺顆mos在那裡好嗎 12/24 09:43
meowgy24樓媽的，你一個die又要擺logic又要擺memory，密度差很 12/24 09:57
→ meowgy25樓多，你知道很難調嗎 12/24 09:57
→ ha4726樓電蝦點呢？ 12/24 10:16
brabra27樓推一下 12/24 10:44
yu111111628樓所以台積的對手是誰？誰可以做得比台積好？ 12/24 10:59
ku39999929樓重點是為什麼把異質整合和密度扯在一起講 12/24 11:18
kimisawa30樓這跟台積無關，是晶片設計的架構選擇 12/24 11:36