小弟我中年轉行
近日有幸錄取小型ic公司的DE職位
工作內容雖在面試就有大概的了解
說是會先給我接電線的任務
讓我邊trace訊號，邊了解產品規格與設計
但是實際做了才發現跟我想得不一樣
大量命名又臭又長的IO接口要我慢慢去把它兜起來
過程枯燥乏味又很痛苦
沒有什麼腦力激盪 沒有研究 沒有開發
我想請問新人DE都是從接電線起步的嗎？
還是我只是掛著DE做著助工的角色？
--
[請益] 新人DE都是從接電線開始嗎？
工作
41219
小弟我中年轉行
近日有幸錄取小型ic公司的DE職位
工作內容雖在面試就有大概的了解
說是會先給我接電線的任務
讓我邊trace訊號，邊了解產品規格與設計
但是實際做了才發現跟我想得不一樣
大量命名又臭又長的IO接口要我慢慢去把它兜起來
過程枯燥乏味又很痛苦
沒有什麼腦力激盪 沒有研究 沒有開發
我想請問新人DE都是從接電線起步的嗎？
還是我只是掛著DE做著助工的角色？
--
zzz4991樓做一陣子熟悉產品規格跟接線再請教看看囉, 先建立信 05/29 07:10
→ zzz4992樓任吧 05/29 07:10
→ zzz4993樓除非你們面談就講好了不想做這些基本功事情, 不然你 05/29 07:10
→ zzz4994樓沒有一定成績單人家只會認為你挑事情做 05/29 07:10
→ Rickyyy5樓接電線？ 05/29 07:31
→ Kanchi6樓接線生 05/29 07:36
loadingN7樓高薪接線生 爽 05/29 07:56
final018樓笑了，不然幹嘛找你，不要把自己看的太厲害 05/29 08:35
lonewolf10359樓這種接線的工作是top整合在做的，絕對輪不到助工， 05/29 08:47
→ lonewolf103510樓算你賺到 05/29 08:47
game61000611樓寫個接線tool啊 05/29 08:47
peterlin022412樓接線還是有很多改進可以做的，例如register和pad mu 05/29 09:40
→ peterlin022413樓x相關IO命名有沒有規則化？有規則化後有沒有用scrip 05/29 09:40
→ peterlin022414樓t做自動化來避免手工的浪費時間和降低錯誤率？ 05/29 09:40
peterlin022415樓另外register file和pad mux file有沒有透過excel s 05/29 09:42
→ peterlin022416樓preadsheet和emacs 做自動生成的做法？還是仍然手 05/29 09:42
→ peterlin022417樓刻？ 05/29 09:42
→ peterlin022418樓如果design夠複雜，接線是top整合的工作，你可以看 05/29 09:43
→ peterlin022419樓一下你們公司有沒有做到這些，沒有的話你去推動，就 05/29 09:43
→ peterlin022420樓是大功一件 05/29 09:43
peterlin022421樓register和pad mux相關IO命名就是指你現在做的IP間 05/29 09:52
→ peterlin022422樓接線wire 的naming ，這個各IP間這兩類連接wire的na 05/29 09:52
→ peterlin022423樓ming要先規則化 05/29 09:52
→ peterlin022424樓以上希望可以給你一些啟發 05/29 09:53
→ danielwag00725樓至少比 dv 好 05/29 09:56
kevin62026樓任何細節都重要 05/29 10:00
→ gn0121667427樓應該要直接管理部門績效，提出具體營收目標，開董事 05/29 10:06
→ gn0121667428樓會，開股東會，全球飛尋找潛在合作夥伴，執行擴廠計 05/29 10:06
→ gn0121667429樓畫。叫你接線太低就了 05/29 10:06
→ freef1y330樓IO這麼多一個原因就是Verilog不支援struct 05/29 10:08