打擾各位資深學長姐，小弟進入ic design產業，
目前已把線上資源HDL ，Verilog基本給念完
想詢問板上各位學長姐有推薦
ic design相關進階書籍嗎（原文也沒關係）
教導什麼樣的code會合出什麼樣的電路
或是一些Verilog的延伸技巧
我發現HDL是真的難，
最近練習交大lab,功能什麼的很快就寫完了，
跑模擬，波形也正確，
但合出來的電路根本不能用，
組合電路跟循序電路搞在一起，完全錯誤！
後續很怕自己一直在用錯誤的觀念在寫code，
但又沒有相關資源可輔助學習，
只有好心的學長在教我，但我不想一直麻煩他，怕造成學長困擾，因此來板上詢問前輩們
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.52.169.34 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1652753645.A.3D4.htmlabyssa11樓洗文章嗎？google不會用？ 05/17 10:17
wwwson12562樓去上TSRI的課啊 有教Synthesis的觀念 05/17 10:19
→ wwwson12563樓不然自強基金會看有沒有 05/17 10:20
edison1064樓HDL當一般語言在寫嗎？ 05/17 10:29
→ 本人5樓謝謝w大 05/17 10:41
→ 本人6樓aby 大 我有先自己搜尋一遍，但資訊通常都太片面， 05/17 10:42
→ 本人7樓因此想詢問板上有無推薦的書籍 05/17 10:42
→ 本人8樓Edi大 我目前確實是有這樣的壞毛病，因此想改掉 05/17 10:43
pponywong9樓看github學阿 github也有verilog project 05/17 10:59
indi1610樓先從基本邏輯設計開始吧 05/17 11:04
Max11235811樓你這樣都能進ic產業，我好不平衡喔 05/17 11:04
→ bcew12樓如果計算機架構夠熟，可以看胡振波的手把手設計CPU 05/17 11:07
→ bcew13樓印象中”複用ip的數位ic設計技術”也值得看一下 05/17 11:10
→ TsmcEE14樓會把combination 跟sequential 混用…… 其實網路書 05/17 11:15
→ TsmcEE15樓很多。 先看下 Reuse methodology manual , 記得裡 05/17 11:15
→ TsmcEE16樓頭有寫到coding guideline 05/17 11:15
aowen17樓不用那麼複雜 從入門的邏設看起吧 你連基礎都沒打 05/17 11:29
→ bcew18樓你的問題蠻需要經驗累積的，我建議一開始設計任何小 05/17 11:31
→ bcew19樓功能，1）訂好input/output，2)畫出input/output的 05/17 11:31
→ bcew20樓對應波形，3）靠組合電路、循序電路，把input轉成ou 05/17 11:31
→ bcew21樓tput的波形，寫錯波形就會不一樣；之後就是拼裝小功 05/17 11:31
→ bcew22樓能成一個module…至於要知道hdl會合成什麼電路，多d 05/17 11:31
→ bcew23樓ebug幾次gate sim或多ECO幾次就知道，你先波形對就 05/17 11:31
→ bcew24樓好。 05/17 11:31
→ super8816825樓邏設+1 05/17 11:32
→ vivid2326樓其實你只要把 seq 電路和 combinational 電路分兩 05/17 11:51
→ vivid2327樓個 always block 來寫，問題就會少很多 05/17 11:51
→ 本人28樓謝謝各位前輩建議小弟發現可能原因，邏輯設計念的 05/17 12:17
→ 本人29樓不夠熟，這個禮拜我再來好好研讀一次 05/17 12:17
→ 本人30樓Vi 大經過學長提點，目前我也是這樣寫，就分得蠻清 05/17 12:18