[情報] AMD與TSMC合作的3D Chiplet分析

PC購物

標籤:amd
23160

https://tinyurl.com/4bay94m3

AnandTech上 Dr. Ian Cutress 針對蘇媽在Computex Keynote演講揭露的新科技
與台積電共同開發的3D V-Cache technology的介紹與分析

技術簡介:

1. 這項科技是將cache以3D堆疊在上方 讓每個核心可以擁有的cache增加
以目前的Ryzen 5900X做展示 原先每個chiplet可以有32MB的cache
在上方堆疊64MB的Cache後就有96MB的cache
12核/16核的處理器因為有兩組的chiplet 全部將會有192MB的cache

2. 5900X+這項技術的樣品遊戲效能展示平均能增加15%的FPS (四款遊戲平均)


AnandTech的分析:

1. 當尺寸微縮越來越艱難時,未來表現會越來越需要這樣的新設計來提升效能

2. 沒有預料到AMD會在此時做這樣的宣布,AMD與台積電合作3D Fabric已有一段時間,
但沒有想到這麼快就會看到桌上處理器的樣品

3. 這明顯是台積電3D Fabric裡的SoIC Chip-on-Wafer,台積電已經展示過12層的技術,
這邊只用了2層,但台積電展示用的是non-active layers。這樣堆疊的疑慮是散熱,
而cache適合這樣堆疊,因為不會增加太多散熱的需求。

4. AMD和Intel在3D堆疊的方式有了分岐,AMD用的是矽穿孔(Through Si Via, TSV)
Intel用的是microbumps。TSV與microbumps相比,AMD可以擁有比較高的頻寬傳輸和
較佳的功耗。Microbumps做為chiplet的連結,會耗費較多體積與電力,但也讓Intel
可以把邏輯單元同時放在上下兩個die。通常會喜歡把logic放在上方的die以利散熱
,但把邏輯單元拉離載板也意味著需要由下往上做電力傳輸。為了把兩種技術的優點
結合,現在Intel和TSMC都有類似的計畫要把microbumps和TSV融合在一起。

5. 如果AMD也是用7nm製程做上方的cache,經計算每個處理器將會需要多45%的晶圓面積
,在晶片短缺如此嚴重之際,可能會影響AMD願意採用這樣設計的產品數。因此AMD
說會先在"最高端"的產品應用這項科技。

6. 在效能進步方面,cache的增加會幫助遊戲表現,但是在其他應用方面就沒有太大幫助
。這可以從Intel的Broadwell處理器測試看出,其具有128MB的L4 cache,但只在遊戲
和壓縮/解壓縮上有明顯進步。AMD以後怎麼在遊戲以外的應用賣這個技術將很有趣。

7. 最後是時間軸,AMD說運用這項技術的產品將在年底量產,但這不確定會不會是Zen4
。Zen4用的是5nm製程,而AMD展示堆疊的cache是7nm製程。AMD是要7nm+7nm還是5nm+
7nm目前還不知道,但作者推測AMD也許會把這項技術應用在比目前Ryzen桌面處理器
更高貴的處理器。

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.161.215.181 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1622556857.A.754.html
newsnew1樓什麼 只用了兩層功力 06/01 22:17
boulard2樓繼續等 06/01 22:18
friedpig3樓基本上應該還是Server為主啦 AMD這 06/01 22:26
friedpig4樓樣設計的好處就是這種強化的CCD 每 06/01 22:26
friedpig5樓個平台都能換上去 哪天料太多家用 06/01 22:26
friedpig6樓隨便下放都可以有產品 高度也調成 06/01 22:26
friedpig7樓跟沒cache差不多 基本上就是替換料 06/01 22:27
friedpig8樓的感覺 換上CCD"+" 就變更屌的CPU 06/01 22:27
friedpig9樓比較大的問題就3DIC良率應該不好 06/01 22:28
friedpig10樓製程也多好幾道 成本不低 最後終端 06/01 22:28
friedpig11樓價格應該不會好看 06/01 22:28
RaiGend051912樓溫度呢? 06/01 22:37
friedpig13樓運算單元上只疊了一層薄薄的dummy 06/01 22:44
friedpig14樓溫度應該沒影響拉 應該 06/01 22:44
twlin15樓Broadwell用的是edram L4,和一開始 06/01 23:09
twlin16樓就為3dic設計的sram L3差很多捏,傳 06/01 23:09
twlin17樓統2d sram在增加容量後,雖然hit ra 06/01 23:09
twlin18樓te會增加,但因為面積變大,繞線長 06/01 23:09
twlin19樓,所以延遲也會變大。3dic可以有效 06/01 23:09
twlin20樓減少繞線長度,所以容量增加,延遲 06/01 23:10
twlin21樓卻不會增加太多 06/01 23:10
twlin22樓當然啦,如果你原本的應用就已經塞 06/01 23:12
twlin23樓得下L3,或是頻寬使用不高,資料預 06/01 23:12
twlin24樓取能及時把資料搬進L3,那你就看不 06/01 23:12
twlin25樓到大L3的好處 06/01 23:12
jaffson890926樓看文章描述 要是用上十二層功力 怕 06/01 23:20
jaffson890927樓不是像志志雄一樣 打15分鐘整個U就 06/01 23:20
jaffson890928樓要燒掉了 06/01 23:20
friedpig29樓所以她可以直接當L3用嗎 看有些人 06/01 23:23
friedpig30樓以為她只能當L4用 06/01 23:23
延伸閱讀
Re: [情報] AMD下一代AM5將採用LGA1718不支援PCIE5.0
[情報] 有傳言稱AMD Milan-X將採用堆疊式晶片,X
[情報] AMD下一代AM5將採用LGA1718不支援PCIE5.0
[情報] AMD Zen4 AM5插槽曝光,告別脆弱的針腳
[閒聊] 影像工作剩APPLE和AMD在競爭了嗎?
[情報] 50多年來從未如此自信 AMD:不怕友商競爭
[情報] AMD CEO蘇姿丰評價自己:幫助AMD贏得了名
[情報] AMD自曝Zen3 Ryzen 5000 B2無任何變化