[心得] 數位IC面試題目分享工作
有個朋友在美國工作 豬屎屋RD經驗約8年 電機碩畢
好像因為想要拚看看更高職等跑去面試別家
雖然我覺得他現在已經領很多了 好眼紅XD
不囉嗦上試題
1. 請解釋Vt 對功耗的影響以及為什麼
2. 請問有沒有做過P-min flow (解釋: 用VCD 給P&R tool 吃進去專門降低公耗的)
請問這樣做主要是有那些優點跟缺點? 缺點如何改善?
3. short circuit current 是什麼? 要選用什麼Vt會比較好?
4. 請問lib file裡面的什麼值會決定這個flop的setup time?
5. 在一個大的SoC裡面常常靠近邊緣的兩個flop會有很大的clock skew 有哪些原因?
6. 用latch 有什麼好處跟壞處?
7. Multibit flop有那些好處跟壞處? 如何取捨?
這些題目我覺得比較小眾 不是給剛畢業的人的職缺
他說好像還要面幾關 有跟我分享題目然後我剛好很閒的話再PO給大家了~
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 136.62.167.28 (美國)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1620005866.A.FA4.html→ sc11樓不認識的人陌生應聘專用考題;認識的就星巴克聊聊offer 05/03 10:13
Upa00262樓雖然我不是相關的，還是推一下分享 05/03 12:11
POCARI55663樓推 05/03 12:23
bluemkevin4樓有些東西二線豬屎屋的部門還摸不到，QQ 05/03 13:18
DJYOSHITAKA5樓沒一個看得懂 但還是幫你推= = 05/03 13:43
→ brightest6樓靠近邊緣這啥翻譯? 原文是啥 leaf node? 05/03 14:56
→ brightest7樓比較像面篇後段的工程師 05/03 14:58
Battie8樓2是類似PA這種tool?不過PA吃的是fsdb 05/03 16:59
peterlin02249樓感覺偏類比或apr 05/03 17:08
sticktight10樓推推 05/03 21:12
boxgod556611樓我也覺得騙偏APR跟類比 05/04 00:11
tim3233851912樓感謝分享 05/04 00:28
MiniArse13樓推 05/04 17:45
qazxcvb14樓有碰過整合的就知道吧 05/04 20:12
doasaman15樓好文章！ 這一些都是design會需要考慮的問題！ 05/05 00:42
→ Qcloud16樓碰過整合的才會，不是小眾 05/05 16:30
→ pizzadog17樓這不是基本常識嗎 05/06 18:26